デジタル集積回路を対象に，トランジスタ数個～数十個の回路を作る技術， トランジスタ数個～数十個の回路から個別のトランジスタの特性を診断する技術， トランジスタ数個～数十個の回路を組み合わせて数十億トランジスタの集積システムを効率よく作る技術について研究しています．
デジタル集積回路の基本素子であるスタンダードセルを対象に，その低電圧，安定動作を実現する技術について研究しています． 特に，組み合わせ論理セルの低電圧低消費エネルギー設計，順序セルの低電圧低消費エネルギー耐ばらつき設計を行っています．
製造プロセスに起因するトランジスタ特性のばらつき診断，負バイアス温度不安定性(Negative Bias Temperature Instability: NBTI)や ホットキャリア注入(Hot Carrir Injection: HCI)などに起因するトランス多特性劣化の診断技術について研究をしています． 特に，診断専用回路を使用せず他の目的ですでにデジタル回路に埋め込まれているテスト回路を「流用」しトランジスタ特性診断を 実現する研究を行っています．
現在の大規模集積システムは数十億のトランジスタを集積することが可能であり，そのような設計を実現するためには コンピュータによる設計自動化技術が必要です．これら設計自動化(Electronic Design Automation: EDA)または コンピュータ援用設計(Computer-Aided Design: CAD)技術について研究を行っています． 特に，スタンダードセルのレイアウトを対象製造プロセスに合わせて自動的に設計する技術(Layout Generator)， スタンダードセルのタイミング情報を自動抽出する技術(Characterizer)の開発を行っています．